印刷用表示 |テキストサイズ 小 |中 |大 |


利用会員専用ページ  お問い合せ Site Map

CDC研究所は クラウド技術でエンジニア環境を整え、スキルシェアの実現とデザイン・コミュニテイの創造を目指します

044160

Access Counts (since 2016/10/13):044160 Yesterday's Visitor: 62 Today's Visitor: 74


サポートツール

 現在提供中のツールリストです。 順次サポートツールを追加していきます。
EDAツールの課金金額は、会員のレベル(賛助、利用)によって開示レベルが異なりますので、CDC研事務局までお問い合わせください。 ツールによっては、ライセンス数に限りが有りますので、ライセンス取得に時間が掛かる場合がございます。 ご了承ください。 ライセンス数の追加が必要な方は、別途 ご相談ください。

 一部のOpenSourceツールについてもクラウド環境にてご利用いただけます。 OpenSourceツール自身に対する課金はございませんが、クラウド環境のH/Wリソースを一部使用するため、使用するH/Wリソースに応じた費用(課金)が発生いたします

2017年10月1日からのサポートツール一覧
AnaGlobe社製ツール一覧
ツール 機能 オープン 課金形態
 Thunder Layout Viewer GDSII/OASIS対応レイアウトビューアー Now 時間課金
 Thunder Basic Layout Editor 多機能レイアウトエディタ Now 時間課金
 Thunder Advanced Layout Editor 拡張版Thunderレイアウトエディタ Now 時間課金
 Thunder Turbo Thunderレイアウトエディタ拡張オプション Now 時間課金
 GOLF ジオメトリックレイアウトエディタ Now 時間課金
 GOLF PCell Designer GOLF Pcell設計向けオプション Now 時間課金
 GOLF Schematic-Driven-Layout GOLFスケマティックドリブンレイアウトオプション Now 時間課金

Avatar社製ツール一覧
ツール 機能 オープン 課金形態
 Aprisa 自動配置配線 お問合せください 時間課金
優先利用
占有利用
Averant社製ツール一覧
ツール 機能 オープン 課金形態
 Solidify プロパティチェック、CDC
プロパティベース等価検証(RTL vs Gate)等
Now 時間課金
Cadence社製ツール一覧
ツール 機能 オープン 課金形態
 Incisive Enterprise Simulator - XL 論理シミュレータ Now 時間課金
 SimVision 汎用回路波形解析 Now 時間課金
 Virtuoso Schematic Editor L 回路図エントリ Now 時間課金
 Virtuoso Analog Design Environment L インタラクティブな設計とシミュレーション環境 Now 時間課金
 Virtuoso Schematic Editor HSPICE Interface HSPICEインターフェース Now 時間課金
 Virtuoso Spectre Simulator SPICE回路レベルシミュレータ Now 時間課金
 Virtuoso Spectre-RF Option 回路シミュレータ RFオプション Now 時間課金
 Virtuoso Layout Suite L レイアウトエディタ Now 時間課金
Mentor社製ツール一覧
ツール名 ライセンス構成 オープン 課金形態
 Calibre Hierarchical verification  with xRC  Calibre nmDRC Ap SW NOW 占有利用
 Calibre nmDRC-H Op SW
 Calibre nmLVS Ap SW
 Calibre nmLVS-H Op SW
 Calibre RVE/QDB-H Ap SW
 Calibre Interactive Ap SW
 Calibre Design REV
 Calibre xRC Ap SW
 Calibre Hierarchical verification without xRC  Calibre nmDRC Ap SW NOW 占有利用
 Calibre nmDRC-H Op SW
 Calibre nmLVS Ap SW
 Calibre nmLVS-H Op SW
 Calibre RVE/QDB-H Ap SW
 Calibre Interactive Ap SW
 Calibre Design REV
 Calibre CI Op SW
 Calibre ADP Op SW
 Calibre Flat verification with xRC  Calibre nmDRC Ap SW NOW 占有利用
 Calibre nmLVS Ap SW
 Calibre RVE/QDB-H Ap SW
 Calibre Interactive Ap SW
 Calibre xRC Ap SW
 Calibre Flat verification without xRC  Calibre nmDRC Ap SW NOW 占有利用
 Calibre nmLVS Ap SW
 Calibre RVE/QDB-H Ap SW
 Calibre Interactive Ap SW
 Calibre CI Op SW
 Calibre ADP Op SW
 
 Tessent Full Test with Compression   Tessent Scan(DFT Advisor)  NOW 占有利用
 Tessent TestKompress AP SW
 Tessent Memory BIST AP SW
 Tessent MemoryBIST Repair OP SW
 Tessent Boundary Scan AP SW
 Tessent Logic Test with Compression  Tessent Scan(DFT Advisor)  NOW 占有利用
 Tessent TestKompress AP SW
 Logic Test   Tessent Fast SCAN AP SW NOW 占有利用
 Tessent Scan(DFT Advisor) 
 Logic BIST  Tessent Logic BIST AP SW NOW 占有利用
 Memory BIST  Tessent Memory BIST AP SW NOW 占有利用
 
 Questa CDC-FX Op SW NOW 占有利用
 Questa Verification IP Library Ap SW NOW 占有利用
 Questa CDC Ap SW NOW 占有利用
 Questa Ultra Bnd SW NOW 占有利用
 Questa Core LNL Ap SW NOW 占有利用
 Questa Core MixedHDL Ap SW NOW 占有利用
 Questa Prime Ap SW NOW 占有利用
 Questa ADMS Core MixedHDL Bnd SW NOW 占有利用
 Questa Formal AutoCheck Ap SW NOW 占有利用
 Questa Formal CoverCheck Op SW NOW 占有利用
 Questa Formal PropCheck Op SW NOW 占有利用
SILVACO社製ツール一覧
ツール 機能 オープン 課金形態
 Silos Verilogシミュレータ Now 時間課金
 Gateway スケマティック・エディタ Now 時間課金
 SmartSpice Single Core アナログ回路シミュレータ Now 時間課金
 SmartView 波形ビューワおよびシミュレーション解析環境 Now 時間課金
 Expert レイアウト・エディタ Now 時間課金
 ExpertView レイアウトビューワ Now 時間課金
 AccuCell XT セル・キャラクタライズおよびモデリング Now 時間課金
 AccuCore XT ブロック・レベル キャラクタライズ/モデリング/STAツール Now 時間課金
HyperFault ミックスド・レベル フォルトシミュレータ Now 時間課金
Harmony, Hipexについては、都度ご確認ください。
Silvaco社ツールは、ご要求いただいた後のライセンス設定と成りますので事前連絡をお願いいたします。
Synopsys社製ツール一覧
ツール 機能 オープン 課金形態
 PrimeTime スタティック・タイミング解析(基本機能のみ) 4月3日 時間課金
SynTest社製ツール一覧 ツール課金は、プロジェクトベース(技術サポート+時間課金)と成ります。
ツール 機能 オープン 課金形態
 TurboBSD バウンダリSacn対応ツール Now プロジェクトベース
 TurboScan フルScan用ツール Now
 VirtualScan チップ内アクセス用Scan回路インプリツール Now
 TurboBIST-Memory メモリBIST(SRAM, ROM, DRAM, CAM対応) Now

※サポートツールの追加については、各EDAベンダーと協議中です

OpenSourceツール一覧
ツール 機能 特徴 課金
 CVC Verilogクローンシミュレータ RTLでの不定(X)伝搬検証。One HoT等の検証に有効 VMのみ
 Yosys 論理合成 Verilog RTLをゲートに論理合成します(.lib要) VMのみ
 GTKwave 波形ビューアー LXT/LXT2/VZT/GHW/VCD/EVCDの表示が可能 VMのみ

※OpenSourceツール自体への課金はございません。ツールのH/Wリソース使用分のみ課金いたします。
  Yosysご利用時には、.libを準備頂く必要があります

提供ハードウエア

料金は、ユーザーID毎に1日(24Hr)当たりの金額です。 1日当たり、同じサイズの仮想マシーン(VM)を何度使用しても積算時間が24Hr以内であれば一定の料金となります

異なるVMを使用した場合には、それぞれのVM使用に対し1日分の料金を適用いたします

仮想マシーンタイプ(VM) vCPU数、メモリ容量 課金(1日当たり)
L5.micro  vCPU x 1, Memory 4GB 1,000円
L5.smaill  vCPU x 2, Memory 8GB 2,000円
L5.medium  vCPU x 8, Memory 12GB 3,000円
L5.large  vCPU x 16, Memory 24GB 8,000円
L5.Xlarge vCPU x 16, Memory 32GB 10,000円

ディスク容量 課金額
500GB/プロジェクト  350円/日
バックアップ/500GB  350円/日



 各EDA利用会員には、プロジェクト毎に500GBのディスク領域をデフォルト設定いたします
 アサインされたディスク領域は、プロジェクトにアサインされたユーザが自由に使用することが可能です
同一プロジェクトに割当てられた設計者は、異なるVM(Virtual Machine)から同じディスクを参照する事ができ、設計データの共有が可能です。 異なるプロジェクトに割り当てた場合には、クラウド環境上ではパス、マウント等が許可されませんので、ディスク領域を共有することはできません

ライセンスイメージ(一般)

 実際にEDAツールをご利用いただく場合の手順です。 一般と特定EDAベンダー向けとがあります。 各様式は、ドキュメントのサイトから入手可能です


ライセンスイメージ(Mentor)

実際にEDAツールとしてMentor社ツールをご利用いただく場合の手順です。 各様式は、ドキュメントのサイトから入手可能です